为便于供应商及时了解政府采购信息， 根据《财政部关于开展政府采购意向公开工作的通知》 ******大学2024年10月至11月政府采购意向公开如下：
| 序号 | 采购项目名称 | 意向编号 | 采购品目 | 采购需求概况 | 预算金额(万元) | 预计采购日期 | 备注 |
| 1 | 数字孪生实验系统 | ******7 | A****** 服务器,A****** 台式计算机,A****** 支撑软件,A****** 交换设备,A****** 网络存储设备 | 通过升级改造现有实验室，建设8间多功能的数字化孪生实验室。实验室原有软硬件设备应能重复利用，并发访问规模≥500人；师生能通过校园网无线、快速、稳定的随时接入线上实验室环境；支持线上多空间切换、算力弹性分配，兼容当前教学软件及应用。支持实验对外开放与共享，对CPU、GPU、存储等资源应能动态监控，并对闲置资源进行集中管控，弹性调度，使其得以充分利用；兼容通用的X86服务器和主流国产软硬件设备；与建设单位共建2门示范性课程，引导师生用好实验资源。 | 660 | 2024年10月 | |
| 2 | RISC-V处理器设计验证套件 | ******8 | A****** 其他信息化设备,A****** 服务器,A****** 台式计算机,A****** 交换设备 | RISC-V处理器设计验证套件 10套 。每套包括1个SOC测试验证平台和5个处理器设计平台，以及配套的教学服务器、终端计算机和交换设备。 其中SoC测试验证平台基于Virtex UltraScale+ XCVU19P FPGA，DDR4存储器（不小于8GB），支持多平台级联和调试、不少于4路时钟输入输出、不少于6个高速SerDes接口、不少于20个子卡扩展接口（平台包含PCIe RC/EP、USB、SD eMMC51、GPIO、HDMI、DDR4、以太网等多种子卡），集成USB3.0、UART等接口。配套的原型验证工具，支持3种以上调试模式、波形调试、VCS编译、增量编译、功耗验证和动态Force功能，支持3种以上综合方式，支持基于RTL的时序驱动自动分割、支持RAM、ROM、DDR后门加载。 处理器设计平台基于ZYNQ UltraScale+ ZU19EG FPGA，PS端与PL端均外扩以太网接口、USB接口、UART串行接口、DDR4存储器（PS和PL端DDR均不小于4GB）、Flash 存储器（PS端不小于2Gbit，PL端不小于256Mbit）以及SD卡槽；PL提供音视频输入输出接口、数码管、按键、拨动开关、PCIe 3.0、NVME SSD接口、LCD触摸屏和摄像头接口。 | 1200 | 2024年11月 |
本次公开的采购意向是本单位政府采购工作的初步安排，具体采购项目情况以相关采购公告和采购文件为准。
******办公室
2024年09月18日
